三星（Samsung）于2026年6月2日在台北Computex 2026上首次公开展示了其第八代高带宽内存HBM5的物理原型，并同步推出名为“热路径块”（Heat Path Block，HPB）的全新封装内冷却结构。一周前，竞争对手SK海力士（SK hynix）刚发布其iHBM热设计，两家存储巨头不约而同地将散热焦点对准连接内存与处理器的芯片间接口（die-to-die interface）这一发热瓶颈。三星同时确认，HBM5的基础芯片（base die）将采用其内部2nm制程工艺，较HBM4和HBM4E使用的4nm节点实现制程跨越。
HBM5原型与HPB冷却技术
据三星在Computex现场介绍，HPB并非像传统方案那样让热量从核心芯片顶部向外逸散，而是在内存堆叠内部构建一套独立的热柱（thermal pillars），将堆叠内部的热量传导至位于封装上方或侧面的散热板。这一设计的核心对象是D2D物理层（D2D PHY layer）——即HBM基础芯片与GPU之间的高速链路。随着堆叠层数增多、运行速度提升，该区域的功率密度和温度呈指数级增长，成为制约性能的关键。
三星表示，HPB技术已率先在HBM4E上完成验证。该公司自上月开始向客户发送12层堆叠的首批HBM4E样品，单堆叠带宽达到3.6 TB/s，速度从14 Gbps起步并支持扩展至16 Gbps。HBM4E的量产经验为HBM5的HPB方案提供了实际数据支撑。
制程升级与内部制造优势
三星同时经营存储业务和逻辑代工业务，这一架构优势使其能够在内部完成HBM5堆叠与下方2nm基础芯片的一体化制造。三星设备解决方案（Device Solutions）总裁兼首席技术官Song Jai-hyuk在Computex对记者表示：“AI系统正变得愈发强大且集成密度极高，因此热管理、数据处理效率以及封装稳定性，其重要性已不亚于内存性能本身。”从4nm转向2nm意味着基础芯片上能够集成更复杂的逻辑电路和更高效的电源管理单元，同时降低功耗。
市场背景与竞争态势
HBM5是面向下一代AI加速器（如NVIDIA Blackwell Ultra及后续GPU）的标配内存方案。随着AI模型参数量突破万亿级别，内存带宽和容量需求急剧攀升，但功耗与散热压力也随之达到新高度。三星HPB与SK海力士iHBM在解决同一物理瓶颈——D2D接口的高温热点——上采用了不同路径：HPB通过独立热柱引出热量，iHBM则在接口内部嵌入集成冷却元件。两家方案目前均处于公开原型阶段，预计未来12个月内将进入量产验证。
分析师指出，HBM5的代际竞争已从单纯的容量与速度延伸至热管理工程和封装集成能力。三星凭借2nm制程的内部制造资源和已在HBM4E上验证的HPB技术，在开发进度上具备一定先发优势；但SK hynix凭借iHBM在接口冷却上的极致设计，同样不可忽视。
名词解释与规格科普
HBM（High-Bandwidth Memory，高带宽内存）：一种通过3D堆叠DRAM die并与GPU/CPU通过硅中介层互联的内存技术，以超高带宽和低功耗为特征，广泛应用于AI训练/推理加速器、高性能计算等领域。目前已发展到第五代HBM5。
HPB（Heat Path Block，热路径块）：三星开发的封装内散热结构，通过在HBM堆叠内部加入独立热柱，将热量直接传导至芯片外部的散热板，旨在解决D2D接口区域的高温热点问题。
D2D PHY（Die-to-Die Physical Layer，芯片间物理层）：HBM基础芯片与GPU之间用于高速数据传输的物理接口，是发热最集中的区域之一。随着带宽提升，该层对散热解决方案的需求急剧增长。
本文参考来源：Tom's Hardware
微信扫描下方的二维码阅读本文
