华为旗下芯片设计公司海思半导体（HiSilicon）总裁何庭波近日在IEEE国际电路与系统研讨会（ISCAS）上透露，该公司工程师已开发出全新的半导体优化方法，并将其命名为“Tau Scaling Law”（Tau缩放定律）。何庭波表示，该路径已经取代摩尔定律（Moore’s Law），成为海思芯片设计的指导原则。与摩尔定律强调在单一芯片上不断集成更多晶体管不同，新方法专注于加速跨芯片、电路及整个计算系统的计算执行。“我们找到了一条新路径。”何庭波在会上说。Tau Scaling Law的提出正值全球人工智能芯片竞赛日趋激烈的背景之下。
何庭波在中国被称为华为的“芯片女王”（Chip Queen），她在演讲中认为，新路径将帮助缩小中国芯片与西方芯片之间的性能差距。她还承诺公司将在未来几个月内通过实际芯片验证该方法的可行性，并在2026年冬季之前带来“惊喜”。她强调：“不是饱和，不是延续，而是一次大飞跃。” 她口中的Tau Scaling Law已经取代摩尔定律，成为海思的新指南。
摩尔定律逼近物理极限，单芯片缩放遭遇瓶颈
摩尔定律自英特尔联合创始人戈登·摩尔提出以来，一直是芯片进步的标尺——集成电路上的晶体管数量约每两年翻一番，从而带来性能指数级提升。然而，随着工艺制程推进到几纳米尺寸，量子效应（如隧穿效应）开始干扰晶体管正常开关，靠缩小晶体管来提升性能正逼近物理极限。与此同时，制造尖端芯片需要利用价值数十亿美元的光刻设备、精密的组件供应链以及复杂的工程知识，门槛极高。
芯片行业已在主动寻找替代方案，许多处理器都采用了变通设计。例如，苹果公司的最強处理器便是通过将多个芯片整合成一个更强大的单一计算单元，以此绕过单芯片缩放的物理限制。这表明，系统级的集成正在成为延续性能提升的一种有效手段。
对华为而言，形势更为复杂。美国出口管制明确禁止华为与全球晶圆代工龙头台积电（TSMC）合作，迫使华为只能依赖中国大陆的芯片制造商中芯国际（SMIC）。中芯国际目前使用较老一代的光刻设备，工艺节点与前沿水平存在明显代差。据业内估算，中国自主芯片制造与领先水平的差距已超过五年。更关键的是，这种限制阻碍了中国利用自有芯片发展前沿人工智能的能力。
Tau Scaling Law：从单芯片晶体管集成转向系统级加速
何庭波在ISCAS上详细阐述了Tau Scaling Law的思路。她表示，这一新方法不再把注意力集中于在单一硅片上塞入更多元件，而是致力于加速跨芯片、跨电路和整个计算系统的计算。这意味着芯片性能的继续提升不再完全依赖制程微缩，而是更大程度上依靠系统架构、互连和协同设计的优化。她强调，Tau Scaling Law已经取代摩尔定律，成为海思未来的设计核心。在演讲中她重申，这一新路径不是对现有路线的“饱和”修补，也不是简单的“延续”，而是一次“大飞跃”。
何庭波承诺，海思将在未来几个月内推出一款采用新方法设计的芯片，以证明Tau Scaling Law的可行性。她明确表示将在2026年冬季之前带来“惊喜”，届时可以让外界看到新路径的实际效果。
WIRED的报道分析指出，华为的新路径也从一个侧面反映出，美国旨在抑制中国芯片产业发展的一系列出口管制，可能恰恰在长期内刺激了中国企业的创新。在供应链被切断的环境中，华为不得不寻找全新的解决思路，而这或许会使中国有机会建立起更加独立且更具竞争力的本土芯片产业，从而在未来的全球半导体竞争中与西方并跑。
截至当前，Tau Scaling Law的具体实现细节、新芯片的架构和制程工艺均未披露。但何庭波已经将验证的关键节点定在2026年冬季。届时，实物芯片将检验这一新路径的实际效果。
本文参考来源：Wired
微信扫描下方的二维码阅读本文
