AMD于5月21日正式宣布，代号Venice的下一代EPYC处理器已采用台积电2纳米制程技术进入量产阶段，并计划未来在台积电位于亚利桑那州的晶圆厂进一步扩展产能。
这是业界首款在台积电2nm工艺上量产的高性能计算产品，标志着AMD在先进制程应用上迈出关键一步。
业界首款2nm高性能计算产品
AMD董事长兼CEO苏姿丰强调，在台积电2nm上推进Venice的量产是加速下一代AI基础设施发展的重要一步。她指出，随着AI与智能体工作负载快速扩展，客户需要能够更快从创新走向量产的平台。台积电董事长魏哲家则回应称，AMD采用2nm工艺持续取得重大进展，这充分反映了领先制程技术与先进设计创新结合的重要性。
Venice的量产正值AMD在服务器市场持续扩大份额。作为率先在2nm节点推出的高性能计算产品，Venice不仅为AMD服务器产品线带来制程上的领先性，也展示了台积电2nm工艺在高性能计算领域的成熟度。
CPU在AI工作负载中的角色升级
AMD表示，随着AI应用从训练与推理扩展至日益复杂的智能体工作负载，CPU在协调数据传输、网络、存储、安全及数据中心系统编排上的角色愈发关键。在AI基础设施日趋复杂的背景下，CPU不仅承担通用计算任务，还在系统级调度与数据流转中发挥核心作用。这一趋势对CPU的性能、能效和系统集成能力提出了更高要求。
未来路线：2nm延伸与LPDDR引入
AMD计划将台积电2nm工艺延伸至下一代EPYC Verano（第6代EPYC处理器），并将在该平台上引入LPDDR内存技术，以提供在功耗受限场景下所需的CPU性能、带宽与能效。LPDDR此前在数据中心CPU领域几乎未被采用，NVIDIA Vera CPU是全球首款采用LPDDR5X的数据中心处理器，AMD此举意味着LPDDR正在成为下一代数据中心CPU的共性选择。
在先进封装方面，AMD与台积电的合作涵盖SoIC-X与CoWoS-L等技术，这些技术已广泛应用于AMD完整的AI与数据中心产品组合中，为高集成度、高性能计算提供了封装基础。
本文参考来源：驱动之家新闻_最新新闻
