2026年5月25日，在上海举行的国际电路与系统研讨会（ISCAS 2026）上，华为公司董事、半导体业务部总裁何庭波发表以《半导体新路径探索与实践》为题的主旨演讲，正式发布“韬（τ）定律”。这是中国首次在全球半导体领域提出指导产业发展的新原则，标志着中国在半导体理论创新方面迈出重要一步。
何庭波在演讲中指出，过去六十多年间，摩尔定律所倡导的“几何缩微”（即不断缩小晶体管尺寸）一直是半导体产业演进的核心逻辑。然而随着工艺逼近物理极限，单纯缩小尺寸带来的性能提升已大幅放缓，同时设计和制造成本急剧攀升，产业亟需一套新的发展指导原则。华为提出的“韬定律”正是对此困境的系统性回应。
韬（τ）定律的提出背景
摩尔定律自上世纪60年代提出以来，一直指导着半导体行业通过缩小晶体管特征尺寸（即“几何缩微”）来提升集成度和性能。但进入纳米尺度后，量子隧穿效应、漏电流剧增、光刻复杂度飙升等问题使得几何缩微的边际效益越来越低。产业界此前已普遍意识到摩尔定律正在放缓，但始终缺乏一个统一的新理论框架来替代它。华为此次发布的“韬定律”，首次以“时间缩微”这一全新视角重新定义半导体性能的提升路径。
何庭波表示，未来的半导体系统演进应当以“时间(τ)”为核心变量，通过压缩信号在芯片内部的传播时延来提升晶体管密度和整体性能，而不是仅仅盯着尺寸。这种从“空间”到“时间”的范式转移，是韬定律区别于传统摩尔定律的根本所在。
时间缩微：从几何到时间的范式转换
根据何庭波在演讲中阐述的内容，韬(τ)定律的核心主张是：以“时间缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则。传统做法是在同一面积内塞入更多晶体管（依靠缩小尺寸），而华为提出的新路径则是通过逻辑折叠（Logic Folding）等创新技术，在物理尺寸不变甚至略大的情况下，通过缩短信号在各级电路中的传输路径来降低时延，进而实现更高的等效晶体管密度和系统性能。
何庭波强调，过去单纯缩尺寸的思路已经碰到了物理和经济双重天花板，而时间缩微开辟了一个新的自由度——通过优化电路和系统架构来“赢回时间”。这一理论不仅适用于芯片本身，还可推广到包含了封装、互连、板级系统的多层电子系统，具有更广泛的指导意义。据悉，演讲全文将以《A Time Scaling Theory for Multi-Layer Electronic Systems》为题发表在《中国科学：信息科学》（SCIENCE CHINA Information Sciences）上，供全球半导体研究者进一步探讨。
华为的实践与成果
何庭波在演讲中披露，基于韬定律的理论指导，华为在过去六年间已成功设计并量产了381款芯片，涵盖手机SoC、基站处理器、AI加速器等多个领域。这些芯片在不同程度上采用了时间缩微的思路，通过逻辑折叠和优化片上互连来提升性能，而非一味追求更小的制程节点。这一数据表明，韬定律并非停留在纸面上的理论，而是已经在华为的实际产品开发中得到了大规模验证。
何庭波还透露，今年秋季华为将发布新的麒麟手机芯片。虽然她没有给出具体型号和详细参数，但可以预期，这款新芯片将会是韬定律指导下的最新成果，有望在能效比和系统性能上展现出与以往不同的技术路径。自2019年以来，华为在半导体设计上持续投入，韬定律的提出既是阶段性的理论总结，也为其未来的芯片研发确立了明确的基准。
此次华为在ISCAS 2026这一国际顶级学术会议上发布韬定律，不仅是中国在全球半导体话语权上的一次重要突破，也为后摩尔时代的产业发展提供了一套可操作的全新框架。当业界普遍在先进制程的瓶颈前徘徊时，华为选择用“向时间要性能”的思路另辟蹊径。这一原则能否被更广泛的产业链所接受，尚需更多实践检验，但至少为半导体行业的下一步演进提供了一个明确的思考方向。
本文参考来源：OSCHINA 社区最新新闻
微信扫描下方的二维码阅读本文
